Электротехника и электроника. Ч II. Электрические и электронные аппараты и устройства (стр. 19 )

Суммирующие двоичные счётчики.

В счётчике с n триггерами число возможных состояний 2n. Каждому состоянию счётчика соответствует число в счётной последовательности от 0 до2n-1 при последовательной подаче на вход С единицы. Исходное (начальное) состояние счётчика устанавливается подачей сигнала по шине «установка 0». После подачи 2n импульсов на вход С счётчик снова устанавливается в нулевое положение.

Рис.7.14.

В суммирующем счётчике (рис.7.14) при работе происходит суммирование предыдущего значения счётчика с единицей. Рассмотренный счётчик называется счётчиком с последовательным переносом. Сигнал для счёта подаётся на вход самого младшего разряда, каждый последующий разряд переключается задним фронтом сигнала с предыдущего разряда, все Т - триггеры соединены последовательно. При этом время задержки переносов растёт с ростом числа разрядов в счётчике, ограничивая его быстродействие.

Это устраняется в счётчике с параллельным переносом, где все триггеры срабатывают одновременно по счётному входному импульсу. При этом схема усложняется, поскольку требуются элементы «И» с большим числом входов (рис 7.15).

Рис.7.15.

Поэтому при построении многоразрядных счётчиков используются схемы с параллельно-последовательным переносом, когда внутри группы триггеров организуется параллельный перенос, а между группами – последовательный (рис.7.16).

Рис.7.16.

Вычитающий счётчик с приходом каждого счётного импульса предыдущий результат уменьшает на 1. Вход каждого последующего триггера соединяется с инверсным выходом предыдущего.

Рис.7.17.

Для построения десятичного счётчика используют четырёх разрядныё двоичный счётчик, число состояний которого уменьшают с 16 до 10 с помощью внешнего или внутреннего КЦУ.

7.6. Регистры.

Регистр – последовательностное цифровое устройство, используемое для хранения и выполнения логических преобразований над n-разрядным двоичным кодом. Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано некоторое КЦУ, с помощью которого обеспечивается выполнение логических операций или микроопераций над n-разрядными словами в ПЦУ: приём слова в регистр, передача слова из регистра, поразрядные логические опреации, сдвиг слова влево или вправо на определённое числоразрядов, установка в начальное состояние (сброс), преобразование последовательного кода в параллельный и обратно.

Состояние регистра представляется целым числом в двоичной системе. Многоразрядные регистры часто разбиваются на 8 – разрядные подрегистры (по байтное деление). Вместо двоичного представления тогда можно использовать таблицу из 256 символов. Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом с помощью соответствующих схем КЦУ.

Регистры разделяются на группы:

с параллельным приёмом и выдачей информации – регистры памяти;

с последовательным приёмом и выдачей информации – регистры сдвига;

смешанные регистры - последовательный ввод – параллельный вывод и наоборот. Регистры бывают с одним каналом (однофазные – собираются из D – триггеров) и двухканальные (парафазные, собираемые на RS – триггерах).

Рис.7.18.

Параллельный регистр.

В параллельном регистре разряды двоичного числа, поданные на входа D, записываются в ячейки регистра одновременно по сигналу синхронизации С и разрешающем коде на входах V1V2. На рис.7.18 показано обозначение параллельного регистра и его внутренняя схема.

Последовательный регистр.

В последовательном регистре разряд двоичного числа записывается и считывается последовательно во времени – разряд за разрядом по одному каналу. На рис.7.19 показан последовательный регистр. Запись производится с младшего бита. Считывание числа может осуществляться последовательно по сигналу синхронизации, так и параллельно с каждого триггера.

Рис.7.19.

Применение сдвиговых регистров.

Сдвиговые регистры применяются для следующих операций:

1.  Преобразование последовательного кода в параллельный.

2.  Преобразование параллельного кода в последовательный.

3.  Умножение и деление. Аналогично десятичной системе, где умножение и деление на 10 равносильно сдвигу запятой, в двоичной системе умножение и деление числа на 2 равносильно сдвигу на разряд влево или вправо.

4.  Временная задержка и буферизация данных. Можно преднамеренно задерживать цифровую информацию, пропуская её через сдвиговый регистр. Информация в регистре может храниться до тех пор, пока подано напряжение питания на регистр.

5.  Устройство памяти с циркуляцией данных. Соединяя вход сдвигового регистра с выходом можно заставить циркулировать данные (бегущая строка).

7.7. Комбинационные цифровые устройства.

Комбинационное цифровое устройство (КЦУ) – это устройство, выходные сигналы которого в определённый момент времени однозначно определяются входными сигналами. В КЦУ используют не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации, обычно выполненные как единое целое в виде интегральных микросхем. На входы КЦУ подают информационные логические сигналы и сигналы управления, которые определяют порядок передачи информационных входных сигналов на выход и синхронизацию этого процесса. К типовым, широко используемым КЦУ на практике, относятся: преобразователи кодов, шифраторы, дешифраторы, мультиплексоры, демультиплексоры (селекторы), сумматоры цифровые компараторы, а также многовходовые преобразователи типа И-ИЛИ-НЕ.

Дешифратор.

Дешифратор (decoder, DC) называется КЦУ, преобразующее n–разрядный двоичный код в логический активный сигнал на выходе, десятичный номер которого соответствует входному двоичному коду. Если количество выходов равняется m = 2n, где n – количество входов, то дешифратор называется полный. При меньшем количестве выходов дешифратор будет неполным. На рис 7.20 показано условное обозначение полного дешифратора 3 - 8 и таблица истинности.

Рис.7.20.

Данный дешифратор описывается следующей системой логических выражений:

(7.4).

Таким образом, такое КЦУ можно реализовать из восьми одновыходных КЦУ каждое из которых в свою очередь составляют из последовательности базовых элементов. Некоторые типы дешифраторов позволяют преобразовывать двоичную систему счёта в десятичную. На рис.7.21 приведён неполный дешифратор 4-10 с инверсными выходами. Помимо информационных, дешифраторы снабжаются входами разрешения или адресными входами. Это позволяет из более простых дешифраторов строить сложные системы. Например, на рис.7.22 показан дешифратор 4-16 собранный из пяти 2 - 4. Вход активизации дешифратора Е – инверсный.

Рис.7.21.

Рис.7.22.

Шифратор.

Шифратор (coder, CD) – это комбинационное устройство, преобразующее десятичное число в двоичное. На рис.7.23 показано условное обозначение и реализация шифратора 8 - 3 (восемь входов на три выхода) на базисных элементах.

Рис.7.23.

Таблица истинности для данного шифратора имеет вид (Таб.7.1). Функциональные уравнения соответственно равны

(7.5).

По соотношению количества входов m и выходов n шифраторы бывают полные (m = 2n) и неполные (m < 2n). В приоритетных шифраторах выходной двоичный код соответствует наивысшему номеру входа, на который подан активный сигнал (независимо от наличия сигналов на других входах).

№	Х7	Х6	Х5	Х4	Х3	Х2	Х1	Х0	У3	У2	У1
1	0	0	0	0	0	0	0	1	0	0	0
2	0	0	0	0	0	0	1	0	0	0	1
3	0	0	0	0	0	1	0	0	0	1	0
4	0	0	0	0	1	0	0	0	0	1	1
5	0	0	0	1	0	0	0	0	1	0	0
6	0	0	1	0	0	0	0	0	1	0	1
7	0	1	0	0	0	0	0	0	1	1	0
8	1	0	0	0	0	0	0	0	1	1	1

Таб..7.1.