Лекции по дисциплине «Информатика» (стр. 5 )

Сигналы D и С не влияют на этот процесс. В силу этого, асинхронные входы и имеют наивысший приоритет.

Вследствие симметричности асинхронных связей, аналогично протекает процесс при =0 и =1, но D-триггер, естественно, сбрасывается (Q = 0).

При значениях (=1) и (=1) RS-триггер "отключается" и схема функционирует, как D-триггер.

Двухтактный D-триггер

Во многих схемах, например, в регистрах сдвига, устойчивая работа триггера возможна только, если занесение в него новой информации осуществляется после передачи информации о его состоянии в следующий триггер. В этих случаях можно использовать или двухтактные триггеры или триггеры с динамическим управлением.

На рис.4.6. представлена схема и обозначение двухтактного D-триггера на функциональных схемах.

Двухтактный D-триггер содержит два однотактных триггера (на рисунке отмечены пунктирными линиями) и инвертор в цепи синхронизации. При С=1 входная информация заносится на первый триггер, а во втором триггере еще сохраняется старая информация, гарантируя ее передачу на следующий триггер. После окончания активного С=1, становится активным сигнал синхронизации с выхода инвертора =1, который записывает входную информацию (с задержкой на время действия С=1) на второй триггер, который и является элементом хранения.

D-триггер с динамическим управлением

Двухтактные триггеры позволяют в значительной степени решать вопросы, связанные с особыми ситуациями при передаче и обработке информации с использованием триггерных схем. Но в некоторых ситуациях более эффективно использование схем с динамическим управлением.

В динамических схемах, в частности, в D-триггерах, запись входной информации, в зависимости от схемы, производится по одному из фронтов синхроимпульса (возрастающему или спадающему).

На схемах динамический вход управления обозначается или наклонной чертой (с наклоном соответствующим активному перепаду сигнала синхронизации) или стрелкой (рис. 4.7)

При постоянном значении синхроимпульса или противоположном перепаде триггер хранит предыдущую информацию. Промышленно выпускаемые триггеры дополняются асинхронными инверсными входами установки и сброса и .

Т-триггер

Это триггер со счетным входом. Он имеет вход Т (счетный вход), причем по каждому единичному входному сигналу триггер меняет свое состояние на обратное. Простейший Т-триггер можно получить на основе двухтактных триггеров: RS-триггера или D-триггера. Схема Т-триггера на основе двухтактного RS-триггера (не синхронного и синхронного) и обозначение Т-триггера на функциональных схемах представлены на рис. 4.7. На рис. 4.8. представлена схема Т-триггера на основе двухтактного D-триггера

Как и D-триггеры, Т-триггеры могут строиться со статическим управлением и с динамическим управлением.

Самым универсальными и сложными являются JK-триггеры. Они могут строиться как со статическим, так и с динамическим управлением.

Универсальный JK-триггер

JK-триггер имеет два информационных входа J и K, тактовый статический или динамический вход, чаще инверсный, и два асинхронных входа установки и сброса.

Обозначение JK-триггера с инверсным динамическим входом приведено на рис.4.9. Наклонная черта "смотрит слева - направо - сверху - вниз". JK-триггер функционирует аналогично RS-триггеру, но в отличие от последнего, не имеет запрещенных комбинаций сигналов на входах.

Вход J функционально подобен входу S, а вход K – входу R RS-триггера. Но одновременная подача активных сигналов на этих входах приводит к переходу триггера в состояние противоположное исходному, т. е. объединение J и K входов JK-триггера превращает JK-триггер в Т-триггер.

Лекция 8. Типовые устройства ЭВМ

Регистры

Регистры — это набор простейших запоминающих устройств (например, триггеров) для временного хранения двоичной информации в устройствах обработки информации. Регистры можно получать, объединяя в группы некоторое число триггеров. Основными видами регистров являются параллельные и последовательные регистры.

Параллельный регистр (рис. 4.10, 4.11) может быть построен на тактируемых (синхронных) D-триггерах. Число триггеров равно количеству разрядов записываемого в регистр двоичного числа. Значения разрядов ai (i = 1,2,…n) записываемого числа подаются на информационные D-входы всех триггеров и фиксируются в разрядах регистра с приходом тактового импульса на входы синхронизации С. Для изменения записи числа в регистре требуется подача на D-входы значения разрядов другого числа и появление на С-входах следующего тактового импульса.

Хранимая в регистре информация может читаться с регистра параллельно по разрядам с использованием выходов Qi.

Последовательный регистр

Последовательный (сдвигающий) регистр – это регистр, в котором запись информации производится в последовательном коде – разряд за разрядом. Разрядные триггеры регистра соединяются последовательно. С приходом тактового импульса C первый триггер записывает кодовый сигнал (0 или 1), находящийся в этот момент на его D-входе, а каждый следующий триггер переключается в состояние, в котором до этого находился предыдущий триггер. Каждый тактовый импульс сдвигает код числа на один разряд. Поэтому для записи N-разрядного числа требуется N тактовых импульсов.

Считывание хранимой в регистре информации можно производить двумя способами:

·параллельно по разрядам, используя разрядные выходы регистра,

·  последовательно по разрядам.

Сдвиг информации может производиться или к младшим разрядам или к старшим разрядам. Возможна реализация комбинированного (реверсивного) сдвигающего регистра. В последовательном регистре имеется проблема быстрой очистки содержимого регистра. Для решения этой проблемы возможно использование асинхронного параллельного сброса разрядов регистра. Возможно и совмещение последовательного и параллельного регистров (рис. 4.12).

Счетчики

Счетчики – это устройства, предназначенное для счета числа импульсов, поступающих на его вход с фиксацией результатов. Счетчик, как и сдвигающий регистр, составляется из цепочки триггеров. На рис. 4.13 приведена схема последовательного двоичного счетчика на D-триггерах. Для установки счетчика в нулевое состояние триггеры имеют R-входы (входы сброса). Установка счетчика на нуль осуществляется подачей на эти входы единичного сигнала. Для работы D-триггера как счетной ячейки (Т-триггера) они имеют обратную связь – инверсный выход каждого D-триггера соединен со своим D-входом. В результате каждый триггер меняет свое состояние на противоположное по каждому сигналу на управляющем входе. Триггеры пересчитывают управляющие сигналы. По первому управляющему сигналу первый триггер переходит в единичное состояние и на его выходе формируется единичный сигнал. По второму управляющему сигналу первый триггер возвращается в нулевое состояние и на его выходе сбрасывается единичный сигнал. На выходе триггера формируется один выходной сигнал на каждые два входных сигнала. Это одноразрядный пересчет входных импульсов или деление входной частоты.

Для правильной работы второго и последующих триггеров необходимо, чтобы на их входах формировался единичный сигнал в момент перехода первого триггера в нулевое состояние (на каждый четный входной сигнал). Это достигается соединением инверсных выходов триггеров с прямыми входами последующих триггеров.

На рис.4.14 представлена временная диаграмма работы счетчика. Триггер Т3 соответствует старшему разряду счетчика, Т1 – младшему разряду.

Т3
0	1	0	t
Т2
					t
Т2	0	1	0	1	0
Т1
									t
Т1	0	1	0	1	0	1	0	1	0
Входные
импульсы																		t
№		1		2		3		4		5		6		7		8
Рис. 4.14. Временная диаграмма работы счетчика.

Одноразрядный двоичный сумматор

Одноразрядный двоичный сумматор является комбинационной схемой с тремя входами и двумя выходами (рис.4.15).

При параллельном суммировании на входы каждого разряда сумматора поступают значения цифр а и b соответствующих разрядов слагаемых и значение переноса p с младших разрядов сумматора. На выходе одноразрядного сумматора формируются значения цифры соответствующего разряда суммы S и переноса в старший разряд сумматора P.

Значения S и P таблицы истинности одноразрядного сумматора построена на основе сложения и умножения для двоичной системы счисления.

Таблица истинности выходов одноразрядного сумматора
№	Входы	Выходы
a	b	p	S	P
1	0	0	0	0	0
2	0	0	1	1	0
3	0	1	0	1	0
4	0	1	1	0	1
5	1	0	0	1	0
6	1	0	1	0	1
7	1	1	0	0	1
8	1	1	1	1	1

Для каждого выходного сигнала составляются все комбинации входных сигналов, при которых выходные сигналы S и P принимают единичные значения: