Цифровые устройства (стр. 14 )

Воспользуемся выражениями (6.6) и (6.7) и реализуем RS-триггер на элементах И-НЕ (рис. 6.4):

; .

а б в г

Рис. 6.4. Асинхронный RS-триггер:

а, б – построение RS – триггера;

в – изображение триггера на элементах И-НЕ;

г–условное изображение -триггера

RS-триггер на элементах И-НЕ (см. рис. 6.4), называется асинхронным триггером с инверсными входами. Характеристическая таблица или таблица истинности такого триггера представлена табл. 6.3, а таблица переходов – табл. 6.4.

Таблица 6.3 Таблица 6.4

0 1 1 1 1 1	0 1
0 0 1 1 0 1	1 1
0 1 0 1 1 0	0 0
0 0 0 1 0 0	x x

Настоящее состояние	Следующее состояние	Требуемые выходы
0 0 1 1	0 1 0 1	1 0 1 x	x 1 0 1

На рис. 6.5 приведены временные диаграммы, поясняющие принцип работы асинхронного RS-триггера на элементах И-НЕ.

Рис. 6.5. Временные диаграммы работы -триггера

6.1.3 Синхронный RS-триггер (SR-latch) со статическим управлением

Асинхронный RS-триггер является элементарной запоминающей ячейкой и используется при синтезе других более сложных триггеров. В том числе синхронный RS-триггер со статическим управлением может быть синтезирован на основе базового асинхронного RS-триггера с инверсными входами. В этом случае блок-схема синхронного RS-триггера со статическим управлением состоит из асинхронного RS-триггера и комбинационной схемы (КС), как показано на рис. 6.6,а.

а б

Рис. 6.6. Синхронный RS-триггер со статическим управлением

Задачей синтеза является определение функции и и построение КС, которая соответствующим образом управляет работой асинхронного -триггера. Для этого построим таблицу истинности функций и (табл. 6.5) и минимизируем эти функции с помощью карт Карно. Таблицу истинности для функций и строим на основании таблицы истинности синхронного RS-триггера и таблицы переходов асинхронного RS-триггера.

0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1	0 1 0 1 0 1 0 1	1 x 1 x 1 x 1 x	x 1 x 1 x 1 x 1
1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1	0 1 1 1 0 0 x x	1 x 0 x 1 1 x x	x 1 1 1 x 0 x x

Таблица 6.5

;

;

.

На основании выражений для и блок-схема (см. рис. 6.6.а) преобразуется в логическую схему синхронного триггера со статическим управлением (рис 6.6,б). Полная логическая схема синхронного триггера на элементах И-НЕ и условное обозначение этого триггера показаны на рис. 6.7.

а б

Рис. 6.7. Логическая схема и условное обозначение синхронного

RS-триггера со статическим управлением

6.1.4. D-триггер

D-триггер имеет информационный вход D (data, delay) и вход синхронизации C. Триггер принимает информационные сигналы по разрешению синхросигнала и повторяет их на выходе с некоторой задержкой. Синтез синхронного D-триггера (D-latch) осуществим на основе базового асинхронного -триггера. Блок-схема такого триггера показана на рис. 6.8,а.

а б

Рис. 6.8 Синхронный D-триггер со статическим управлением

(окончание на стр. 77)

в г

Рис. 6.8 Окончание (начало см. на стр. 76)

Из блок-схемы (см. рис. 6.8,а) очевидно, что для получения логической схемы синхронного D-триггера со статическим управлением необходимо определить комбинационную схему (КС), генерирующую функции и такими, чтобы базовый RS-триггер функционировал как D-триггер. Для получения КС составим таблицу истинности для функций и , на основе таблицы истинности синхронного D-триггера со статическим управлением и таблицы переходов асинхронного RS-триггера (табл. 6.6) и с помощью карт Карно минимизируем выражения для и .

Таблица 6.6

1 0 0 1 0 1 1 1 0 1 1 1	0 0 1 1	1 1 0 x	x 0 1 1
0 0 0 0 0 1 0 1 0 0 1 1	0 1 0 1	1 x 1 x	x 1 x 1

;

.