Цифровые устройства (стр. 17 )

Рис. 6.19. Типичная форма синхроимпульсов для иллюстрации и

Если D=1, когда СК=1, то становится равным лог. 0, а остается равным лог. 1, что устанавливает на выходе Q=1. Изменения на входе D, пока СК=1, не изменяет логические уровни и потому, что на выходе сохраняется лог. 1. Когда синхроимпульс заканчивается и на входе СК устанавливается лог. 0, , что сохраняет состояние D-триггера.

Таким образом, когда на входе С происходит положительный перепад, значения входа D передается на выход Q. Изменения на входе D, когда СК=1 или когда происходит отрицательный перепад синхросигнала, или когда СК=0, не приводят к изменению состояния D-триггера.

6.1.8. JK-триггер с динамическим управлением

JK-триггер с динамическим управлением может быть построен с использованием логической схемы рис. 6.17, а также и другой логической схемы, которая является основой для построения триггеров TB6, TB9, TB10, TB11. На рис. 6.20 представлена логическая схема и условное обозначение JK-триггера, подобного TB9.

а б

Рис. 6.20 Логическая схема и условное обозначение JK-триггера с инверсным динамическим управлением

Основным достоинством схемы (рис. 6.20,а) является то, что время удержания для нее равняется 0, что повышает ее быстродействие.

Рассмотрим особенности схемной реализации и работу этой схемы. Для нормального функционирования задержка распространения сигнала через элементы и превышает суммарную задержку остальных элементов И, ИЛИ-НЕ. Изменения состояния триггера происходят по отрицательному перепаду синхросигнала, т. е. тактовый вход С триггера является инверсным динамическим. Проанализируем работу схемы для J=K=1. Пусть триггер находится в состоянии =0,а на синхровходе действует лог.1 (С=1), тогда на выходе элемента действует лог. 0, на выходе , на выходе , которая гарантирует на выходе триггера Q=0. На инверсном выходе триггера установится , поскольку на выходах элементов ,,– уровень лог.0.

Теперь при переходе С от лог.1 к лог. 0 (переход ) на выходах элементов и устанавливается лог.0, а на выходе – лог.1, т. е. выход триггера . Лог. 1 с выхода поступает на вход , на второй вход которого поступает лог. 1 с выхода , поэтому на выходе появляется лог.1, а на выходе , т. е. . Лог. 0 с выхода элемента поступает на вход элемента прежде, чем на втором входе появится лог.1 с выхода элемента , т. к. время распространения сигнала через элемент больше, чем суммарное время распространения сигнала через элементы–. При возвращении синхросигнала в состояние лог.1 (С=1) на выходах элементов и сохраняется лог.0, т. к. на один из входов и поступает лог.0 с инверсного выхода триггера, что сохраняет на выходе Q=1. На выходе элемента появляется лог.1, обеспечивая сохранение на инверсном выходе . При поступлении следующего отрицательного перепада синхросигнала плечи триггера работают аналогично. Таким образом, при J=K=1 триггер изменяет свое состояние на противоположное каждым отрицательным перепадом синхроимпульса.

6.2. ПОРЯДОК ВЫПОЛНЕНИЯ ЛАБОРАТОРНОЙ РАБОТЫ

Оборудование и компоненты: универсальная лабораторная установка IDL-800; интегральные схемы: 1533ЛА3 (74ALS00) –четыре логических элемента 2И-НЕ, 1533ЛЕ1 (74ALS02) –четыре логических элемента 2ИЛИ-НЕ; 1533ЛА3 (74ALS10) –три логических элемента 3И-НЕ;1533 ТМ2 (74ALS74) –два синхронных динамических D-триггера;1533 TM7(74ALS75)-четыре D-триггера со статическим управлением; 1533 TB6 (74ALS107) – два синхронных динамических JK-триггера; 1533TP2 (74ALS279) – четыре синхронных

-триггера.

Часть 1. Построение и исследование триггеров на элементах И-НЕ, ИЛИ-НЕ.

6.2.1. Асинхронный -триггер на элементах ИЛИ-НЕ

1. Используя логические элементы ИЛИ-НЕ, собрать асинхронный -триггер (см. рис. 6.2).

2. Исследовать работу триггера, подавая на входы триггера различные комбинации входных сигналов. Получить таблицу истинности асинхронного -триггера.

6.2.2 Асинхронный -триггер на элементах И-НЕ, -триггер

1. Используя логические элементы И-НЕ, собрать асинхронный

-триггер (см. рис. 6.4).

2. Исследовать работу триггера, подавая на его входы различные комбинации входных сигналов. Получить таблицу истинности асинхронного -триггера.

6.2.3. Синхронный -триггер со статическим управлением

1. Используя логические элементы И-НЕ, собрать синхронный -триггер со статическим управлением (см. рис. 6.7).

2. Исследовать работу триггера, подавая на его входы различные комбинации входных сигналов R, S, C. Получить таблицу истинности синхронного -триггера со статическим управлением.

6.2.4. Синхронный D-триггер со статическим управлением

1. Используя логические элементы И-НЕ, собрать синхронный D-триггер со статическим управлением (см. рис. 6.8).

2. Исследовать работу триггера, подавая на входы различные комбинации входных сигналов. Получить таблицу истинности синхронного D-триггера со статическим управлением.

6.2.5. JK-триггер M-S-конфигурации

1. Используя логические элементы И-НЕ, собрать двухступенчатый JK-триггер со статическим управлением (см. рис. 6.11 или 6.12).