Дипломная работа Исследование трехуровневых логических устройств (стр. 10 )

Рис.40. Модифицированный вариант схемной реализации функции правого цикла, приведенной на рис.38. Здесь функцию  х0(-1) выполняют транзисторы Q23, Q24 и Q41.

Улучшенный вариант схемы приведен на рис. 40. Схема также скопирована из среды программы схемотехнического моделирования Electronics Workbench, куда была введена для исследования ее характеристик. На рис. 41 приведена передаточная характеристика схемы, построенная в среде Electronics Workbench с помощью процедуры Parameter sweep для шага дискретного приращения входного напряжения в 0,1В. Как видно из графика, в этом случае действительно не происходит искажения информационного сигнала при переключении схемы из одного состояния в другое.

Рис.41. Передаточная характеристика схемы, приведенной на рис.40, которая осуществляет операцию циклического отрицания (правый цикл). График построен программой Electronics Workbench для данной схемы. Из графика видно четкое переключение схемы и неискаженность уровней выходных сигналов.

Синтезируем схему, осуществляющую логическую операцию двойного циклического отрицания, или левый цикл. По таблице истинности для данной функции (см. таблицу 10) составляем расширенную логическую формулу:

  ←

  x = x1(-1) ∨  x –1(0) ∨  x0(1)  (6.5.5)

Чтобы при переключении логических состояний в синтезируемой схеме не было искажений информационных сигналов, в ней базовую логическую функцию x0(1) следует также реализовать композицией базовых элементов, аналогичной примененной в схеме правого цикла, где нулевой информационный сигнал коммутируется р-канальным МДП-транзистором с индуицированным каналом. Схемотехническая формула данной  базовой логической функции записывается как

  x0(1) = x0(¬φ1(x) = -1)  (6.5.6)

Cхемотехническая  формула  базовой  функции  х –1 (0) записывается как

  x –1(0) = x –1(0,1) & x –1(-1,0) = 

  =  x –1(0,1) & x –1(¬φ 1(x) = 1)  (6.5.7)

Cинтезированная по данным формулам схема приведена на рис.42.

Рис.42. Синтезированная схемотехническая реализация логической функции двойного циклического отрицания (левый цикл). Базовую логическую функцию х1(-1) выполняет транзистор Q8, функцию х0(1) – транзисторы Q7,Q9 и Q42, функцию х -1(0) – транзисторы Q7,Q9 и Q11. Схема скопирована из среды программы схемотехнического моделирования Electronics Workbench.

Работа синтезированной схемы была исследована в среде схемотехнического моделирования Electronics Workbench. Передаточная характеристика схемы, рассчитанная данной программой, приведена на рис.43.

Рис.43. Передаточная характеристика схемы, осуществляющей функцию двойного циклического отрицания, которая приведена на рис.42 (функция левого цикла). Характеристика построена в среде программы схемотехнического моделирования Electronics Workbench с помощью процедуры Parameter sweep при шаге дискретного приращения для входного напряжения от источника V4 cхемы на рис.42 в 0,1В. График характеристики показывает, что схема, синтезированная имеет четкий и выраженный порог переключения и неискаженность выходных логических уровней. Работа схемы соответствует таблице истинности для функции двойного циклического отрицания (левого цикла), которая приведена в табл. 10.

6.7.Функция трехзначной дизъюнкции.

дано следующее определение трехзначной дизъюнкции:

сильная дизъюнкция (P ∨ Q) имеет следующие значения истинности: 1) она верна, когда верно P (каково бы ни было Q) или когда верно Q (каково бы ни было P); 2) она ложна, если ложно Р и ложно Q; 3) она определена только в указанных случаях (а потому не определена в остальных).

Этому определению соответствует таблица истинности трехзначной функции дизъюнкции в принятой системе кодирования истинностных значений, приведенная в табл. 13.

Таблица 13. Таблица истинности трехзначной дизъюнкции.

А ∨ В	-1	0	1
-1	-1	0	1
0	0	0	1
1	1	1	1

Если синтезировать схему, осуществляющую трехзначную логическую функцию инверсии дизъюнкции двух аргументов, то синтез будет проще и количество базовых компонентов в синтезируемой схеме будет меньше, как и в случае синтеза схемы, осуществляющей функцию трехзначной конъюнкции. Таблица истинности функции инверсии дизъюнкции приведена в табл.14.

Таблица 14. Таблица истинности инверсии дизъюнкции.

¬А ∨ В	-1	0	1
-1	1	0	-1
0	0	0	-1
1	-1	-1	-1

По таблице 14 производится синтез трехуровневого логического элемента, осуществляющего трехзначную логическую функцию отрицания дизъюнкции двух аргументов.

Информационный сигнал «+1» определяется в таблице истинности единственной конъюнкцией, состоящей из логических функций двух базовых элементов:

F1 = A1(-1) & B1(-1)  (6.7.1)

Данная конъюнкция является схемотехнической формулой для части схемы, коммутирующей на выход информационный логический уровень «+1».

Используя базовую логическую функцию х0(-1,0), напишем МДНФ части логической формулы, определяющей нулевой информационный сигнал:

F0 = A0(-1,0) & B0(0) ∨ A0(0) & B0(-1,0)  (6.7.2)

Из неё следует схемотехническая формула:

F0 = A0(-1,0) & B0(-1,0) & B0(0,1) ∨

  ∨ A0(-1,0) & A0(0,1) & B0(-1,0)  (6.7.3)

Минимизируем выражение (6.7.3), вынося за скобки общие конъюнкции:

F0 = A0(-1,0) & B0(-1,0) & {B0(0,1) ∨ A0(-1,0)}  (6.7.4)

Поскольку при равенстве одного из входных сигналов положительному логическому уровню сигнал на выходе равен «-1» и не зависит от состояния второго входа, то информационный логический сигнал «-1» определяется следующей дизъюнкцией:

F -1 = A -1(1) ∨ B -1(1)  (6.7.6)

Поскольку данная дизъюнкция состоит из логических функций базовых логических компонентов, она является схемотехнической формулой части схемы, коммутирующей на выход логический информационый сигнал «-1».

Полная схемотехническая формула для схемы, осуществляющей трехзначную логическую функцию отрицания дизъюнкции двух аргументов, записывается следующим образом:

F = A1(-1) & B1(-1) ∨ A0(-1,0) & B0(-1,0) & B0(0,1) ∨

  ∨ A0(-1,0) & A0(0,1) & B0(-1,0) ∨ A -1(1) ∨ B -1(1)  (6.7.7)

По схемотехнической формуле (6.7.7) производится синтез схемы. Синтезированная схема приведена на рис. 48.

Рис. 48. Синтезированная по СФ (6.7.7) схема, осуществляющая трехзначную логическую функцию инверсии дизъюнкции двух аргументов. Схема скопирована из среды программы схемотехнического моделирования Electronics Workbench, куда была введена для исследования передаточных характеристик.

Для схемы, изображенной на рис. 48, в среде схемотехнического моделирования Electronics Workbench были построены передаточные характеристики при фиксированных логических уровнях на одном из входов схемы  и линейном изменении напряжения на другом входе от – 4 В до + 4 В. Данные характеристики приведены на рис. 49 – 51.

Рис. 49. Передаточная характеристика синтеированной схемы, приведенной на рис. 48, при фиксированном уровне напряжения на входе А, равном – 4 В, что соответствует логическому уровню «-1»,  для линйного изменения напряжения на входе В в диапазоне от – 4 В до +4 В.

Рис. 50. Передаточная характеристика синтезированной схемы при линейном изменении напряжения на входе В в диапазоне от – 4 В до + 4 В при фиксированном нулевом логическом уровне 0В на входе А.

Рис. 51. Передаточная характеристика схемы, приведенной на рис. 48, построенная в среде Electronics Workbench для фиксированного уровня напряжения на входе А, равного + 4 В при линейном изменении напряжения на входе В в диапазоне от – 4 В до + 4 В. 

Передаточные характеристики, приведенные на рис. 49-51, построены в среде схемотехнического моделирования Electronics Workbench при помощи процедуры Parameter sweep для схемы, изображенной на рис. 48 при шаге дискретного приращения напряжения источника входного сигнала на входе В (батарея V2 на рис. 48), равном 0,1 В. Приведенные характеристики показывают, что разработанная схема имеет четкие пороги переключения и неискаженные уровни выходных логических сигналов. Работа схемы соответствует таблице истинности трехзначной логической функции инверсии дизъюнкции двух аргументов(табл. 14). Собственно дизъюнкцию двух аргументов можно получить, если проинвертировать выходной сигнал синтезированной схемы.

Функция дизъюнкции двух аргументов и функция циклического отрицания образуют функционально полный базис трехзначной логики, т. е. с их помощью можно синтезировать любую  трехуровневую схему.

6.8.Функция сложения по модулю три.

Трехуровневая двухвходовая схема, осуществляющая трехзначную функцию сложения по модулю три (mod 3), может служить основой для построения троичных сумматоров в трехуровневых арифметических устройствах.