Дипломная работа Исследование трехуровневых логических устройств (стр. 16 )

Рис.100. Передаточная характеристика схемы, реализующей функцию правого цикла, которая приведена на рис. 99.

С помощью каскадного соединения схем MUX-DMUX 1→3 / 3→1 возможно построение мультиплексоров-демультиплексоров, обеспечивающих селекцию любого числа каналов. В качестве примера на рис. 101 показано осуществление демультиплексирования «из 1 в 9». Выходная линия выбираетя двухразрядным троичным адресным кодом А1 А0 (в двоичном коде при двух разрядах адреса возможна адрессация только к 4 каналам).

Рис.101. Каскадирование демультиплексоров DMUX 1→3 для демультиплексирования «из 1 в 9». Схема может служить как демультиплексором, так и мультиплексором в силу двунаправленности коммутаторов.

Для одновременной передачи многоразрядных троичных чисел можно использовать параллельное включение рассмотренных выше одноразрядных мультиплексоров и демультиплексоров. При этом с помощью демультиплексора «из 1 в 3» можно осуществить сдвиг многоразрядного числа вправо или влево на один разряд. Например, в схеме сдвигателя на рис.102 сигнал на адресном входе А = -1 осуществляет сдвиг вправо, при А = 0 число передается без изменений, при А = +1 многоразрядный операнд сдвигается влево. Соединив выходы старшего и младшего разрядов, можно осуществлять циклический сдвиг. Схема может найти применение в умножителях и других цифровых устройствах.

Рис.102. Использование демультиплексоров для сдвига трехразрядных операндов на один разряд вправо или влево. При сигнале управления А = -1 сдвиг производится вправо: Хi = Fi-1, при А = 0 обеспечивается передача числа без изменений: Xi = Fi; при А = -1 операнд сдвигается влево: Xi = Fi+1.

7.1.Функция суммы по модулю три на основе мультиплексора.

На основе разработанного трехуровневого мультиплексора-демультиплексора MUX-DMUX 1→3 / 3 →1 возможно построение схемы, осуществляющей трехзначную логическую функцию сложения по модулю три. При этом количество компонентов схемы будет меньше, чем в подобной схеме сложения по модулю, синтезированной в разделе 6.8 (см. рис.65).

Рассмотрим таблицу истинности для функции сложения по модулю три (табл. 23).

Таблица 23. Таблица истинности функции сложения по

модулю три. 

  Вход В

⊕	-1	0	1
-1	-1	0	1
0	0	1	-1
1	1	-1	0

При уровне на одном из входов (например, входе А), равном «-1», на выходе схемы сложения по модулю три осуществляется повторение сигналов другого входа (входа В), как видно из таблицы истинности. При равенстве нулю уровня на одном из входов, на выходе осуществляется циклическое отрицание сигнала другого входа (правый цикл). При равенстве «1» сигнала на одном из входов, на выходе осуществляется двойное циклическое отрицание (левый цикл) сигнала, поступающего на другой вход. Таким образом, трехзначную функцию сложения по модулю три можно реализовать, используя схему мультиплексора « из 3 в 1» и схемы циклического отрицания (цикл вправо) и двойного циклического отрицания (цикл влево). Данная реализация приведена на рис. 103. Одним из входов функции сложения по модулю три тогда будет адресный вход управления мультиплексора, вторым входом будет объединение входов схем циклических отрицаний и одного из входа данных мультиплексора, выбираемого при значении адресного входа, равного «-1».  В результате на выходе мультиплексора будет осуществляться данная функция сложения.

Рис.103. Трехзначная логическая функция сложения по модулю три, осуществленная на мультиплексоре 3 → 1 и на схемах, осуществляющих циклическое отрицание (правый цикл) и двойное циклическое отрицание (левый цикл). На входы А и В подаются суммируемые аргументы, S – выход функции, S = A ⊕ B (mod 3).

В схеме на рис. 103 передаточная характеристика на одном из наборов входных переменных является линейной, а именно: когда на входе А присутствует сигнал «-1» и со входа В входной сигнал передается на выход через аналоговый ключ, то сигнал на выходе S повторяет сигнал на входе В линейно. При любых остальных же наборах схема будет иметь переключательную пороговую характеристику. Поэтому при каскадном соединении схем, содержащих в своей основе функцию суммы по модулю три, схемотехнически реализованную в варианте, как на рис. 103, необходимо чередовать между собой входы А и В, и на вход В схемы подавать логические сигналы с неискаженными уровнями.

Передаточные характеристики варианта схемы сложения по модулю три, приведенного на рис. 103, были исследованы в среде программы схемотехнического моделирования Electronics Workbench. Полный вариант схемы, скопированный из программы Electronics Workbench, приведен на рис. 104. На рис. 105 – 110 приведены передаточные характеристики схемы при всех вариантах наборов фиксированных логических уровней на одном из входах для линейного изменения напряжения на другом входе в диапазоне от  – 4 В до +4 В. Характеристики построены с помощью процедуры Parameter sweep для шага дискретного приращения напряжения на одном из входов в 0.1 В.

Рис. 104. Реализация функции сложения по модулю три на основе мультиплексора MUX 1 →3  и схем циклического отрицания (правый цикл) и двойного циклического отрицания (левый цикл). Схема содержит 28 полевых транзисторов.

Рис. 105. Передаточная характеристика схемы сложения по модулю три, приведенной на рис. 103 – 104 при фиксированном логическом уровне «-1» (- 4 В) на входе В и изменении напряжения на входе А в диапазоне от – 4 В до + 4 В. Характеристика построена процедурой Parameter sweep для шага приращения напряжения 0.1 В

Рис.106. Передаточная характеристика схемы сложения по модулю три при фиксированном уровне напряжения на входе В, равном 0 В,  и линейном изменении напряжения на входе А от – 4 В до + 4 В. Характеристика построена с помощью процедуры Parameter sweep для шага дискретного приращения входного напряжения в 0.1 В, и показывает четкий порог переключения и неискаженность логических уровней.

Рис. 107. Передаточная характеристика схемы сложения по модулю три при фиксированном уровне напряжения на входе В, равном + 4 В,  и линейном изменении напряжения на входе А от  – 4 В до + 4 В. Характеристика построена с помощью процедуры Parameter sweep для шага дискретного приращения входного напряжения в 0.1 В, и показывает четкий порог переключения и неискаженность логических уровней на выходе.

Рис. 108. Передаточная характеристика схемы сложения по модулю три при фиксированном уровне напряжения на входе А, равном логической «-1» ( - 4 В) и изменении напряжения на входе В от – 4 В до + 4 В. В данном случае на выход коммутируется входной сигнал входа В через аналоговый ключ мультиплексора, поэтому при применении такой схемы в трехуровневых логических устройствах необходимо обеспечить поступление на вход В неискаженных логических сигналов.

Рис.110. Передаточная характеристика схемы сложения по модулю три при фиксированном уровне напряжения на входе А, равном 0 В,  и линейном изменении напряжения на входе В от  – 4 В до + 4 В. Характеристика показывает четкий порог переключения и неискаженность логических уровней на выходе для шага дискретного приращения входного напряжения в 0,1 В.

Рис.111. Передаточная характеристика схемы сложения по модулю три при фиксированном уровне напряжения на входе А, равном + 4 В,  и линейном изменении напряжения на входе В от  – 4 В до + 4 В. Характеристика построена с помощью процедуры Parameter sweep программы схемотехнического моделирования Electronics Workbench для шага дискретного приращения входного напряжения на входе В в 0.1 В, и показывает четкий порог переключения и неискаженность логических уровней на выходе.

Схема сложения по модулю три, реализованная на мультиплексоре, содержит на 4 полевых транзистора меньше, чем схема, выполняющая ту же функцию, которая синтезирована в разделе 6.8 (см. рис. 65). Следовательно, в сумматоре, состоящем из трех схем сложения по модулю три, будет содержаться на 12 транзисторов меньше, что приведет к общему сокращению компонентов многоразрядных троичных сумматоров при их каскадном соединении.

7.2.Функция умножения по модулю три.

Двухвходовая трехуровневая схема умножения по модулю три может быть использована при построении устройств умножения многоразрядных троичных чисел на основе схем поразрядного умножения.

Функция умножения по модулю три для троичных чисел, представленных в абсолютной форме, определяется следующей таблицей истинности (табл. 24).

Таблица 24. Функция умножения по модулю три троичных чисел в абсолютной форме.

⊗	0	1	2
0	0	0	0
1	0	1	2
2	0	2	1

В системе кодирования абсолютных троичных чисел (-1, 0, 1) таблица истинности функции умножения будет выглядеть следующим образом (табл. 25):

Таблица 25. Таблица истинности функции умножения по модулю три троичных чисел, представленных цифрами -1, 0, 1.