Дипломная работа Исследование трехуровневых логических устройств (стр. 5 )

На рис.4 показаны транзисторы, осуществляющие коммутацию информационного сигнала “-1”.

Рис.4. МДП-транзисторы, осуществляющие коммутацию информационного сигнала “-1”. Показаны состояния на стоке в зависимости от управляющих сигналов на затворе.

Транзистор с высоким порогом 2th на рис.4 осуществляет функцию , а транзистор с низким порогом 1th – функцию .

На подложку  МДП-транзисторов обычно подается обратносмещающее напряжение источника питания, запирающее переход канал-подложка. При этом нужно учитывать, что величина потенциала подложки относительно истока (канала) влияет на уровень порогового напряжения пропорционально коэффициенту влияния подложки. В полевых структурах типа КНС (кремний на сапфире) и пленочных МДП-структурах вопрос подключения подложки отпадает. Если в любом состоянии схемы не возникнет прямого смещения p-n-перехода закрытого транзистора, осуществляющего коммутацию нулевого информационного сигнала, то подложку допустимо соединять с истоком.

Для условия симметричности схем естественно выбрать уровни напряжения источников питания обеих полярностей равными друг другу, т. е. | +Udd | = | - Uee | = Uпит. Тогда высокое пороговое напряжение U02 = 1,5 Uпит, а низкое пороговое напряжение U01 = 0,5Uпит  у  МДП-транзисторов,  обозначенных  соответственно  2th  и  1th.

5.4.Моделирование трехуровневых логических схем в среде программы Electronics Workbench.

Программа Electronics Workbench разработана фирмой Interactiv Image Tehnologies (Канада) для схемотехнического моделирования аналоговых и цифровых радиоэлектронных устройств различного назначения.

Рис.5. Выделение трехуровневого инвертора в подсхему (Subcircuit) для последующего применения  в анализе и синтезе сложных схем.

В качестве примера на рис.5 показан один из этапов синтеза и исследования характеристик моделируемого трехуровневого инвертора, который синтезирован на взаимодополняющих полевых транзисторах с изолированным затвором с индуицированным каналом (Q7, Q8 на схеме) и со встроенным каналом (Q6,Q9).

Программная среда Electronics Workbench позволяет создавать библиотеки элементов с задаваемыми параметрами, например, для  моделей МДП-транзисторов существует возможность задавать более 20 параметров, в том числе пороговое напряжение, крутизну, коэффициент влияния подложки и т. д. Программа позволяет исследовать работу синтезированной схемы, производя математическое моделирование схем и расчеты различных режимов их работы.

Трехуровневые логические схемы, синтезированные в дипломной работе, были исследованы в програмной среде Electronics Workbench, в частности, с помощью процедуры Parameter sweep (вариация параметров) были построены передаточные характеристики разработанных схем, подтверждающие их работоспособность.

Выбранные напряжения двуполярного источника питания моделируемых схем: +Udd = 4 B, - Uee = -4 B (что не является принципиальным).

Для синтеза трехуровневых схем в среде Electronics Workbench была создана следующая библиотека моделей МДП-транзисторов:

Рис.6. Библиотека моделей МДП-транзисторов, созданная в среде Electronics Workbench.

Основной параметр, по которому они различаются – это уровень порогового напряжения:

1thEN – МДП-транзистор с индуицированным n-каналом (Enhancement N-MOSFET) с пороговым напряжением U0 = 2B;

2thEN – МДП-транзистор с индуицированным n-каналом (Enhancement N-MOSFET) с пороговым напряжением U0 = 6В;

1thEP  –  МДП-транзистор с индуицированным p-каналом (Enhancement P-MOSFET) с пороговым напряжением U0 = -2B;

2thEP – МДП-транзистор с индуицированным p-каналом (Enhancement P-MOSFET) с пороговым напряжением U0 = - 6В;

1thDN – МДП-транзистор со встроенным  n-каналом (Depletion N-MOSFET) с пороговым напряжением U0 = -2B;

1thDP – МДП-транзистор со встроенным  p-каналом (Depletion P-MOSFET) с пороговым напряжением U0 = 2B.

Остальные транзисторы отличаются от перечисленных (нижний ряд на рис.6) только отсутствием соединения между выводами подложки и истока.

Рис.7. Сток-затворная характеристика МДП-компонента 1thEP.

В программе Electronics Workbench были смоделированы измерения сток-затворных характеристик МДП-компонентов из созданной библиотеки. На рис.7-12 показаны схемы для снятия характеристик и графики, построенные программой для данных схем с помощью процедуры Parameter sweep электронного моделирования, позволяющей “измерять” напряжение в любой  выбранной точке схемы при варьировании напряжения любого источника питания схемы в заданных пределах.

Рис.8. Сток-затворная характеристика МДП-компонента 2thEP.

Рис.9. Сток-затворная характеристика МДП-компонента 1thEN.

Рис.10.Сток-затворная характеристика МДП-компонента 2thEN.

Рис.11. Сток-затворная характеристика МДП-компонента 1thDN.

Рис.12. Сток-затворная характеристика МДП-компонента 1thDP.

При использовании процедуры Parameter sweep можно задавать любую дискретность приращения варьируемого параметра. При уменьшении шага приращения увеличивается точность расчета графика и время, затрачиваемое программой на схемотехническое моделирование.

6.Синтез трехуровневых логических устройств.

6.1.Формализация синтеза.

В разделе 5.3. были введены логические функции базовых компонентов трехуровневых структур вида Ax (y), где А – вход для управляющего сигнгала компонента или их соединения (затвор или соединение затворов МДП-транзисторов), x – информационный сигнал на истоке МДП-транзистора из множества {-1,0,1}, y –  множество управляющих сигналов, при подаче которых на вход (затвор) компонента А последний переходит в открытое состояние, коммутируя информационный сигнал на выход (сток) МДП-компонента или группы соединения компонентов. В случае, если управляющий сигнал не принадлежит множеству у, компонент находится в непроводящем состоянии (z-состоянии). Введенная логическая функция подобна обобщенным характеристическим функциям трехзначной логики.

Последовательное соединение транзисторов соответствует конъюнкции информационного сигнала и управляющих сигналов, поданных на затворы МДП-транзисторов, поэтому ветвь последовательно соединенных транзисторов может быть  эквивалентно представлена одним транзистором, на вход которого подается входной сигнал, соответствующий конъюнкции исходных функций. Параллельное соединение компонентов осуществляет дизъюнкцию функций. Соединение стоков транзисторов, выполняющих коммутацию разных информационных сигналов в одну точку, может быть формально представлено как дизъюнкция функций разных информационных сигналов, при этом необходимо соблюдение условия присутствия на выходе только одного из информационных сигналов в случае каждого из управляющих сигналов, т. е. исключить состязания информационных сигналов.

Таким образом, чтобы синтезировать любую трехзначную логическую функцию, необходим полный набор девяти базовых функций, приведенный в табл.7, для всех комбинаций информационного и управляющего сигналов.

Таблица 7. Полный набор базовых функций.

Информацион-ный сигнал	Управляющий сигнал
-1	0	1
-1	A-1(-1)	A-1(0)	A-1(1)
0	A0(-1)	A0(0)	A0(1)
1	A1(-1)	A1(0)	A1(1)

Из данных функций базовыми компонентами осуществляются следующие 4 функции:  A-1(1),  A0(-1), A0(1),  A1(-1).

Кроме них базовыми компонентами выполняются еще следующие 4 функции: A-1(0,1),  A0(-1,0), A0(0,1),  A1(-1,0), которые коммутируют на выход информационный сигнал при управляющем, равном одному из двух сигналов, определенных функцией. Данные базовые функции позволяют произвести минимизацию синтезируемых функций.

В таблице 8 сведены функциональные характеристики базовых компонентов из библиотеки МДП-транзисторов, созданной в среде программы Electronics Workbench для синтеза и моделирования трехуровневых логических схем.

Таблица 8. Функции компонентов библиотеки базовых элементов среды моделирования Electronics Workbench.

Тип элемента	Информаци-онный сигнал	Состояние выхода при управляющем сигнале	Функция элемента
-1	0	1
1thEP	+1	+1	+1	z	A1(-1,0)
2thEP	+1	+1	z	z	A1(-1)
1thDN	0	z	0	0	A0(0,1)
1thDP	0	0	0	z	A0(-1,0)
1thEN	0	z	z	0	A0(1)
1thEP	0	0	z	z	A0(-1)
1thEN	-1	z	-1	-1	A-1(0,1)
2thEN	-1	z	z	-1	A-1(1)

При синтезе трехуровневых логических устройств, как из базовых компонентов, так и на основе простых базисов трехзначной логики, для минимизации и взаимных преобразований применимы следующие тождества и законы трехзначной логики: