ATmega128, ATmega128L - 8-разрядный AVR-микроконтроллер с внутрисистемно программируемой флэш-памятью емкостью 128 кбайт (стр. 63 )

Прим.:

PCPAGE и PCWORD представлены в таблице 125.

Рисунок 137. Осциллограммы сигналов программирования флэш-памяти

Прим.: "XX" означает, что не имеет значения, какие данные будут присутствовать. Указанные на рисунке символы соответствуют рассмотренному выше алгоритму.

Программирование ЭСППЗУ

ЭСППЗУ имеет страничную организацию (см. табл. 125). Во время программирования ЭСППЗУ программируемые данные размещаются в страничном буфере. Такая организация позволяет записать сразу одну страницу. Алгоритм программирования памяти данных ЭСППЗУ следующий (см. "Программирование флэш-памяти " для изучения подробностей загрузки команды, адреса и данных):

A: Загрузка команды "0001 0001". G: Загрузка старшего байта адреса ($00 - $FF). B: Загрузка младшего байта адреса ($00 - $FF). C: Загрузка данных ($00 - $FF). E: Запись данных (положительный фронт на PAGEL). K: Повторяем 3-5 до заполнения всего буфера. L: Программирование страницы ЭСППЗУ: Установка BS1 = "0". Формируем отрицательный импульс на WR. Этим инициируется программирование страницы ЭСППЗУ. RDY/BSY переходит в низкое состояние. Ожидаем появление лог. 1 на RDY/BSY перед программированием следующей страницы (см. осциллограммы на рисунок 138).

Рисунок 138. Осциллограммы сигналов программирования ЭСППЗУ

Чтение флэш-памяти

Алгоритм чтения флэш-памяти следующий (подробности по загрузке команд и адреса "Программирование флэш-памяти"):

A: Загрузка команды "0000 0010". G: Загрузка старшего байта адреса ($00 - $FF). B: Загрузка младшего байта адреса ($00 - $FF). Установка OE = "0" и BS1 = "0". С линий данных может быть считан младший байт. Установка BS1 = "1". С линий данных может быть считан старший байт. Установка OE = "1".

Чтение ЭСППЗУ

Алгоритм чтения ЭСППЗУ следующий (см. "Программирование флэш-памяти " для изучения подробностей загрузки команды и адреса):

A: Загрузка команды "0000 0011". G: Загрузка старшего байта адреса ($00 - $FF). B: Загрузка младшего байта адреса ($00 - $FF). Установка OE = "0" и BS1 = "0". Байт данных ЭСППЗУ может быть считан с линий данных. Установка OE = "1".

Программирование младших конфигурационных бит

Алгоритм программирования младших конфигурационных бит следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0100 0000". C: Загрузка младшего байта данных. Значение бита n = "0"/"1" соответствует программированию/стиранию конфигурационного бита. Установка BS1 = "0" и BS2 = "0". Формируем отрицательный фронт на WR и ожидаем появление лог.1 на RDY/BSY.

Программирование старших конфигурационных бит

Алгоритм программирования старших конфигурационных бит следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0100 0000". C: Загрузка младшего байта данных. Значение бита n = "0"/"1" соответствует программированию/стиранию конфигурационного бита. Установка BS1 = "1" и BS2 = "0". Этим выбирается старший байт данных. Формируем отрицательный фронт на WR и ожидаем появление лог. 1 на RDY/BSY. Установка BS1 = "0". Этим выбирается мл. байт данных.

Программирование расширенных конфигурационных бит

Алгоритм программирования расширенных конфигурационных бит описано ниже(подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0100 0000". C: Загрузка младшего байта данных. Значение бита n = "0"/"1" соответствует программированию/стиранию конфигурационного бита. Установка BS2 = "1" и BS1 = "0". Этим выбирается расширенный байт данных. Формируем отрицательный фронт на входе WR и ожидаем появление лог. 1 на RDY/BSY. Устанавливаем BS2 = "0". Этим выбирается младший байт данных.

Рисунок 139. Программирование конфигурационных бит

Программирование бит защит

Алгоритм программирования бит защиты следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0010 0000". C: Загрузка младшего байта данных. Бит n = "0" программирует бит защиты. Формируем отрицательный фронт на WR и ожидаем появление лог. 1 на RDY/BSY. Биты защиты стираются выполнением только командой стирания кристалла.

Чтение конфигурационных бит и бит защиты

Алгоритм чтения конфигурационных бит и бит защиты следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0000 0100". Установка OE = "0", BS2 = "0" и BS1 = "0". Состояние младших конфигурационных бит может быть считано с линий данных ("0" означает запрограммированное состояние). Установка OE = "0", BS2 = "1" и BS1 = "1". Состояние старших конфигурационных бит может быть считано с линий данных ("0" означает запрограммированное состояние). Установка OE = "0", BS2 = "1" и BS1 = "0". Состояние расширенных конфигурационных бит может быть считано с линий данных ("0" означает запрограммированное состояние). Установка OE = "0", BS2 = "0" и BS1 = "1". Состояние бит защиты может быть считано с линий данных ("0" означает запрограммированное состояние). Установка OE = "1".

Рисунок 140. Схема считывания конфигурационных бит и бит защиты под управлением сигналов BS1, BS2

Чтение сигнатурных байт

Алгоритм чтения сигнатурных байт следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0000 1000". B: Загрузка младшего адресного байта ($00 - $02). Установка OE = "0", BS1 = "0". Выбранный сигнатурный байт может быть считан с линий данных. Установка OE = "1".

Чтение калибровочного байта

Алгоритм чтения калибровочного байта следующий (подробности по загрузке команд и адреса см. в "Программирование флэш-памяти"):

A: Загрузка команды "0000 1000". B: Загрузка младшего байта данных. Установка OE = "0", BS1 = "1". Калибровочный байт может быть считан с линий данных. Установка OE = "1".

Характеристики параллельного программирования

Рисунок 141. Временная диаграмма параллельного программирования: общие требования к временной диаграмме

Рисунок 142. Временная диаграмма параллельного программирования: последовательность загрузки

Прим.: требования к временной диаграмме, показанные на рисунке 141 (в т. ч. tDVXH, tXHXL и tXLDX), также применимы и к операции загрузки.

Рисунок 143. Временная диаграмма параллельного программирования: последовательность чтения (в пределах одной страницы)

Прим.: требования к временной диаграмме, показанные на рисунке 141 (в т. ч. tDVXH, tXHXL и tXLDX), также применимы и к операции загрузки.

Таблица 127. Характеристики параллельного программирования при VCC = 5В ± 10%

Обозначение	Параметр	мин.	ном.	макс.	Ед. изм.
VPP	Напряжение программирования	11,5		12,5	В
IPP	Ток программирования			250	мкА
tDVXH	Задержка до появления лог. 1 на XTAL1 для действительности данных и управления	67			нс
tXLXH	Длительность положительного фронта на XTAL1	200			нс
tXHXL	Длительность единичного импульса на XTAL1	150			нс
tXLDX	Удержание данных и управления после установки лог. 0 на XTAL1	67			нс
tXLWL	Время между появлением лог. 0 на XTAL1и WR	0			нс
tXLPH	Время между появлением лог. 0 на XTAL1 и лог. 1 на PAGEL	0			нс
tPLXH	Время между появлением лог. 0 на PAGEL и лог. 1 на XTAL1	150			нс
tBVPH	Действительность BS1 до появления лог. 1 на PAGEL	67			нс
tPHPL	Длительность единичного импульса на PAGEL	150			нс
tPLBX	Удержание BS1 после появления лог. 0 на PAGEL	67			нс
tWLBX	Удержание BS2/1 после подачи лог. 0 на WR	67			нс
tPLWL	Время между появлением лог. 0 на PAGEL и лог. 0 на WR	67			нс
tBVWL	Действительность BS1 до появления лог. 0 на WR	67			нс
tWLWH	Длительность низкого уровня импульса WR	150			нс
tWLRL	Время между появлением лог. 0 на WR и RDY/BSY	0		1	мкс
tWLRH	Время между появление лог. 0 на WR и лог. 1 на RDY/BSY(1)	3,7		4,5	мс
tWLRH_CE	Время между появлением лог.0 на WR и лог. 1 на RDY/BSY для стирания кристалла (Chip Erase)(2)	7,5		9,0	мс
tXLOL	Время между появлением лог.0 на и лог. 0 на OE	0			нс
tBVDV	Время между действительностью BS1 и данными	0		250	нс
tOLDV	Задержка на появление действительных данных после установки лог. 0 на ОЕ			250	нс
tOHDZ	Задержка на переход в высокоимпедансное состояние линий данных после установки лог. 1 на OE			250	нс

Прим.: