Радиоэлектронные устройства (справочник) (стр. 38 )

Рис. 8.24

Фазовый детектор с амплитудными ограничителями. Фазовый детектор (рис. 8.25) состоит из двух детекторов AM сигнала, кото­рые построены на ОУ DA1 и DA2. Если на входах действуют сиг­налы U1 — А (t)соs[wt+ф(t)] и U2 = Acoswt, то на выходе детекто­ра после ОУ DA3, работающего в схеме дифференциального интегратора, будет сигнал, равный среднему значению выходных напря­жений ОУ DAI и DA2. Для A>A(t) Uвых = 2/п A(t) cos Ф(t). Де­тектор работает в широком диапазоне частот. Верхняя граничная частота определяется частотными свойствами ОУ Нижняя гранич­ная частота зависит от параметров интегратора. В детекторе можно применить любой ОУ. Детектор с ОС. Входной фазомодулированный сигнат подается на входы ОУ DA1 (рис. 8.26).

Рис. 8.25

Рис. 8.26

Выходной сигнал этого усилителя зависит от состояния полевого транзистора. Если транзистор за­крыт, то выходной сигнал равен нулю. При открытом состоянии транзистора входной сигнал проходит на выход DA1. Управление полевым транзистором осуществляется интегральной микросхемой DA3, выполняющей функции ограничителя. На вход этой схемы по­ступает сигнал с фазосдвигающего устройства, построенного на интегральной микросхеме DA2. Коэффициент передачи фазосдвига­ющего каскада равен К= l/(l+jwC2R8). Частота cpeзa цепочки может быть определена из равенства w0 = R8С2=1. Для подстрой­ки фазы сигнала служит потенциометр R8. В результате входной сигнал с частотой w0 будет создавать нулевой сигнал на выходе интегратора Я4С,. При изменении входного сигнала по фазе на вы ходе интегратора образуется сигнал, который дополнительно усили­вается интегральной микросхемой DA4.

Фазовый детектор на переключателях. Фазовый детектор (рис. 8.27) состоит из двухполупернодного детектора усилителя и схемы управления. Детектор сигнала состоит из аналоговых ключей на полевых транзисторах VT1-VT3 и ОУ DA1. При открывали транзисторов VT1 и VT2 входной сигнал проходит через ОУ DA1 инвертируется. Коэффициент усиления усилителя равен единице При закрывании VT1 и VT2 открывается VT3. Через транзтотор VT3 входной сигнал проходит на вход ОУ DA2. Управление детек тором осуществляется входными сигналами с транзисторов VT5 и VT6.

Для балансировки ОУ DA2 при отсутствии входного сигнал служит потенциометр R15. В цепь ОС этого ОУ включен конденсатор, выполняющий функции интегратора. Его емкость определяется частотой входного сигнала. Схема управления собрана на транзи­сторах VT4 — VT6. Фазовый детектор может работать в диапазоне частот от 50 Гц до 20 кГц. Чувствительность схемы выше 120 мВ/град. Дрейф нуля меньше 60 мВ.

Рис. 8.27

7. ОДНОТАКТНЫЕ ДЕТЕКТОРЫ

Транзисторный детектор. Детектор (на рис. 8.28, а) по­строен на одном транзисторе, который выполняет функции ключа. При отсутствии опорного сигнала входной сигнал отрицательной полярности открывает переход база — коллектор транзистора. Сиг­нал на выходе отсутствует. Входной сигнал положительной поляр­ности запирает переход коллектор — база. В этом случае опорный сигнал открывает транзистор. Ток входного сигнала проходит через эмиттер-коллекторную цепь. При различных фазовых соотношениях между входным и опорным сигналами амплитуда сигнала на выходе будет меняться. Выходной сигнал меняется и от амплитуды входно­го сигнала. Эти зависимости показаны на рис. 8.28, б, в. Частота сигналов 10 кГц, амплитуда входного сигнала 1 В, опорного — 2 В. Для компенсации постоянного уровня отрицательной полярно­сти предназначен резистор R5.

Рис. 8.28

Рис. 8.29

Конденсаторный детектор. Синхронный детектор (рис. 8.29, а) построен по принципу интегрального накопления заряда на конден­саторе. Во время отрицательной полуволны опорного сигнала тран­зистор VT2 открыт. Входной сигнал заряжает конденсатор С1 через резистор R1. Во время положительного полупериода транзистор VT2 закроется, a VT1 откроется. Накопленный заряд на конденса­торе С2 будет приложен к интегрирующей цепочке R3C2. В резуль­тате на выходе будет выделена постоянная составляющая. Зави­симость выходного сигнала от фазового сдвига между входным и опорным сигналами показана на рис. 8.29,6. Если вместо резистора R3 поставить диод VD, то получим однополярную характеристику. Амплитуда входного сигнала 1 В, частота 50 кГц. Амплитуда опор­ного гармонического сигнала 2 В.

Детектор с электронным переключателем. В синхронном детек­торе (рис. 8.30, а) роль управляющего элемента выполняет полевой транзистор. В качестве интегратора применяется ОУ с конденсато­ром в цепи ОС. Когда транзистор открыт, на выходе появляется сигнал, соответствующий среднему значению входного сигнала. Амплитуда этого сигнала регулируется в широких пределах сопро­тивлениями резисторов R1 и R2. Емкость конденсатора также влияет на выходной сигнал. На рис. 8.30, б приведена зависимость коэф­фициента передачи детектора от частотного сдвига между выходным и опорным сигналами.

Рис. 8.30

Рис. 8.31

Детектор на интегральной микросхеме К122УД1. Детектор (рис. 8.31, а) собран на дифференциальном усилителе. Входной сиг­нал подается на базу усилительного транзистора, а опорный — на базу токозадающего транзистора. Выходной сигнал является ре­зультатом взаимодействия двух сигналов. Он зависит от амплитуды входного и опорного сигналов, а также от фазового сдвига между ними.

Эта схема может применяться для детектирования AM и ФМ сигналов. Амплитудно-модулированный сигнал требует стабилиза­ции фазы между сигналами, а ФМ сигнал — стабилизации амплитуд сигналов. Кроме того, детектор может применяться и для детекти­рования ЧМ сигналов. В этом случае необходимо изменить схему, связанную с транзистором VT. Изображенная схема предназначена для выявления амплитудных изменений входного сигнала. Она яв­ляется узкополосной. На рис. 8.31,6 — г проиллюстрированы зависи­мости выходного напряжения детектора от опорного и входного на­пряжений, а точнее, разности фаз между ними.

8. ДВУХТАКТНЫЕ ДЕТЕКТОРЫ

Двухтактный детектор. В качестве управляющих элемен­тов в детекторе (рис. 8.32) используют два транзистора. Противо­фазные сигналы управления отрицательной полярности подаются на базы транзисторов. Когда один транзистор закрыт отрицательным импульсом, в базе другого — нулевой потенциал и транзистор от­крыт. С помощью транзисторов осуществляется прерывание вход­ного сигнала. Сигнал с эмиттеров транзисторов подается на ОУ. С помощью резисторов R5 и R7 устанавливается необходимый коэф­фициент усиления (K=10). Подбором резисторов R6 и R8 вырав­нивают амплитуды сигналов, которые проходят на выход ОУ. Детектор работает на частотах до сотен килогерц.

Рис. 8.32

Детектор на полевых транзисторах. Детектор (рис. 8.33) состоит из двух ключей и ОУ. В качестве ключей применены полевые тран­зисторы, позволяющие коммутировать сигналы низкого уровня. Минимальный входной сигнал равен 10 мВ, управляющий сигнал подается на затворы полевых транзисторов, сигнал положительной полярности на неинвертирующий вход ОУ, а отрицательная поляр­ность входного сигнала — на инвертирующий вход усилителя. В ре­зультате на выходе ОУ формируется сигнал положительной по­лярности. Регулировка коэффициента усиления осуществляется резистором R3. Входное сопротивление детектора более 40 кОм, а выходное менее 200 Ом. Граничная частота входного сигнала 20 кГц. Погрешность преобразования менее 0,5%.

Синхронные фильтр и детектор. В состав синхронного детекто­ра (рис. 8.34) входит синхронный фильтр, построенный на элемен­тах R1, С1, С2 и управляемый транзисторами микросхемы DA1.

Рис. 8.33 Рис. 8.34

Эти транзисторы поочередно открываются импульсным напряжением с амплитудой 2 В. Операционный усилитель детектирует сигналы фильтра, в результате чего на выходе появляется постоянная состав­ляющая. Коэффициент передачи схемы равен 20, температурный дрейф 0,1%/град. Постоянная времени приблизительно 1,5 с. Мак­симальная амплитуда входного сигнала ±0,5 В. Температурный дрейф нуля 20 — 50 мкВ/град.

Высокочастотный синхронный детектор. В синхронном детекто­ре (рис. 8.35) перемножающим элементом является микросхема DA1. Интегральная микросхема DA2 преобразует парафазный сиг­нал перемножителя в однофазный. При этом значительно ослабля­ются синфазные помехи, которые могут быть в цепях питания. На нулевой выходной потенциал схема настраивается с помощью по­тенциометра R12.

Синхронный детектор работает на частоте 30 МГц. Исследуе­мый сигнал с частотой модуляции 2 — 20 МГц и амплитудой 150 мкВ — 250 мВ подается на Вход 1. Опорный сигнал с ампли­тудой 0,1 В подается на Вход 2. Максимальная амплитуда выход­ного сигнала равна 0,3 В. Нелинейность частотной характеристики менее 3%, а нелинейность амплитудной характеристики 2%. Верх­няя граничная частота модуляции входного сигнала определяется полосой пропускания ОУ DA2. На выходе этого усилителя включе­ны два фильтра, которые ослабляют составляющие с частотами 30 и 60 МГц более чем на 60 дБ. Эти составляющие появляются в ре­зультате перемножения входного и опорного сигналов в интеграль­ной микросхеме DA1.