Радиоэлектронные устройства (справочник) (стр. 53 )

Рис. 13.1 Рис. 13.2

Индикатор нуля. На вход индикатора (рис. 13.2) подается си­нусоидальный сигнал с амплитудой больше 1 В. Частота входного сигнала может иметь значения от 0 до 100 кГц. На выходе инди­катора формируются отрицательные импульсы длительностью 50 мкс. Импульсы формируются в тот момент, когда входной сиг­нал проходит через нулевое зна­чение. Отрицательная полуволна входного сигнала через R1 пода­ется на эмиттер транзистора VT3 и открывает его. В это время тран­зистор VT2 находится в закрытом состоянии. Когда на входе суще­ствует положительная полуволна синусоидального сигнала, в откры­том состоянии находится тран­зистор VT1. Транзистор VT2 опять будет закрыт. И только в тот момент, когда оба транзистора VT1 и VT3 закрыты, открывается транзистор VT2. Этот момент наступает при переходе входного сиг­нала через нулевое значение. В индикаторе можно применить ин­тегральную микросхему К198НТ1.

Ограничитель на ОУ. Устройство (рис. 13.3) позволяет менять уровень ограничения сигнала. На Вход 1 подается переменный сиг­нал, а на Вход 2 — напряжение, соответствующее уровню ограни­чения. При задании нулевого порога на инвертирующем входе ОУ резистор R2 можно не ставить. Максимальная амплитуда входного сигнала 3 В. Ограничитель работает на частотах не более 1 МГц.

Рис. 13.3 Рис. 13.4

Рис. 135

Однополярный ограничитель. Входной сигнал (рис. 13.4) одно­временно поступает на два ОУ, но на разные по полярности входы. ПеЪвый усилитель ограничивает входной сигнал с уровня Е1, а вто-Р0и усилитель — с уровня Е2. Эти уровни можно в широких пре-Д£лах менять. В частном случае, когда £| = £2=0, ограничитель фиксирует момент перехода входного сигнала через нуль.

Двухуровневый компаратор. Приведенная на рис. 13.5, а схема включения сдвоенного компаратора позволяет выделить входной сигнал, лежащий между двумя уровнями. Эти уровни могут регу­лироваться в широких пределах. Если входной сигнал меньше зна­чения ei, на выходе присутствует положительное напряжение. Ана­логичное напряжение будет и при превышении входным сигналом значения £2. В промежутке между уровнями ei и £2 на выходе бу­дет сигнал, близкий к нулевому. Аналогичную схему (рис. 13.5, б) можно построить на двух ОУ. Однако она будет значительно усту­пать по быстродействию интегральной микросхемы К521СА1.

Ограничитель на интегральной микросхеме К284ПУ1. В качест­ве усилителя в микросхеме (рис. 13.6, а) использован бескорпус­ный твердотельный ОУ типа К740УД1. Элементы коррекции раз­мещены внутри интегральной микросхемы. Амплитудно-частотная характеристика усилителя приведена на рис. 136, а. Коэффициент усиления равен (1,2 — 8)104. Напряжение смещения не превышает 7,5 мВ. Разность входных токов не превышает 0,5 мкА, а входные токи — 1,5 мкА. Максимальный входной синфазный сигнал равен 8 В. Максимальный дифференциальный входной сигнал +5 В, Входное сопротивление около 50 кОм. Коэффициент ослабления синфазного входного напряжения более 65 дБ. Температурный дрейф напряжения смещения 6 мкВ/град. Температурный дрейф разности входных токов 1,5 нА/град. Скорость нарастания выходно­го сигнала 1 В/мкс. В микросхеме введены два стабилитрона с на­пряжением стабилизации 10 В. Стабилитроны включены навстречу друг другу с дифференциальным сопротивлением 220 Ом и макси­мально допустимым током 2 мА.

На рис. 13.6, б приведена схема двухполярного ограничителя на основе К284ПУ1. Максимальная амплитуда выходного сигнала рас­считывается по формулам

где RВ = 143 кОм; Uд = 0,7 В — прямое падение напряжения на внут­реннем диоде.

На рис. 13.6, в, г показаны две схемы ограничителей входного сигнала положительной полярности, а на рис. 13.6, д, е — ограни­чители отрицательной полярности.

Рис. 136

Ограничитель с динамическим сопротивлением. Порог открыва­ния первого транзистора (рис. 13.7, а) устанавливается делителем R4, R6. В эмиттер включен транзистор VT3. Когда входное напря­жение превысит установленный порог, транзисторы VT1 и VT2 от­крываются и происходит лавинообразный процесс Коллекторный ток транзистора VT2 переводит транзистор VT3 в насыщение По­роговое напряжение уменьшается до нуля. Через базовую цепь транзистора VT1 будет протекать большой ток, который переведет транзисторы VT1 и VT2 в насыщение. При уменьшении входного напряжения транзисторы VT1 и VT2 выходят из насыщения При малых токах транзистора VT2 увеличивается напряжение на кол­лекторе транзистора VT1. В результате схема возвращается в исходное состояние. Переходные характеристики ограничителя приве­дены на рис. 13.7, б.

Ограничитель базового тока. Ограничитель (рис. 138, а) охва­чен ПОС через резистор R3. За счет этого ограничитель имеет пе­редаточную характеристику гистерезисного типа. Ширину гистере-знсной петли можно регулировать резистором R1. С увеличением сопротивления этого резистора верхняя граница петли гистерезиса увеличивается. Нижняя граница не меняется при изменении сопро­тивления любых резисторов. Она определяется порогом открыва­ния транзистора VT1. Кроме того, на гистерезис влияет сопротив­ление резистора R4. При сопротивлении резистора R4, равном 3 кОм, меняется характер работы устройства, гистерезис исчезает. Ограничитель обладает большим коэффициентом усиления, в пер­вую очередь определенным сопротивлением резистора R2. На рис. 13.8, б приведены переходные характеристики ограничителя.

Рис. 13.7

Ограничитель на ОУ со стабилизацией нуля. Для исключения временного и температурного дрейфа нуля ОУ в схему ограничите­ля (рис. 13.9) введены два транзистора. Выходные сигналы транзи­сторов объединяются и фильтруются с целью выделения постоянной составляющей. При подаче на вход гармонического сигнала на вы­ходе сбалансированного ОУ должен быть прямоугольный сигнал с равными положительными и отрицательными полупериодами. На выходе фильтра при этом постоянная составляющая будет отсутствовать. При разбалансе ограни­чителя возникает разница в дли­тельностях полупериодов. На вы­ходе фильтра выделяется посто­янная составляющая, которая из­меняет режим ОУ. Постоянная времени фильтра выбрана так, чтобы фильтр не пропускал со­ставляющие с частотами, кратны­ми частоте входного сигнала. Дрейф нуля уменьшается до 10 мкВ за 1 ч. Включение коррек­тирующих элементов ОУ можно найти в гл. 1.

Рис. 13.8 Рис. 13.9

Ограничитель высокочастотных сигналов. Ограничитель сигналов с частотами до 5 МГц (рис. 13.10, а) можно построить на микро­схеме К228СА2 (рис. 13.10, б). Чувствительность схемы зависит от частоты (рис. 13.10, б). Ограничитель имеет парафазный выход. Максимальный уровень выходного напряжения не менее 2,8 В, а минимальный уровень — не более 0,4 В. Входной ток менее 40 мкА.

Рис. 13.10

2. ПРЕОБРАЗОВАТЕЛИ ФОРМЫ СИГНАЛА

Транзисторная схема триггера Шмитта. Триггер Шмитта (рис. 1311, а) является двухкаскадным усилителем с нелинейной ПОС. Когда на входе напряжение отсутствует, транзистор VT1 закрыт. На его коллекторе существует напряжение, которое откры­вает транзистор VT2. Эмиттерный ток транзистора VT2 создает падение - напряжения на сопротивлении R3, которое закрывает тран­зистор VT1. Если входное напряжение превысит напряжение в эмиттере, то транзистор VT1 откроется и перейдет в насыщение.

Рис. 13.11

В результате потенциалы базы и эмиттера транзистора VT2 будут равны. Транзистор VT2 закроется. На выходе установится напря­жение, равное напряжению питания.

При уменьшении входного напряжения транзистор VT1 вы­ходит из режима насыщения. Наступает лавинообразный процесс. Эмиттерный ток транзистора VT2, создающий закрывающее на­пряжение на резисторе R3, ускоряет закрывание транзистора VT1. В результате триггер возвращается в исходное состояние. Основ­ные характеристики схемы показаны на рис. 13.11, б.

Рис. 13.12

Триггер Шмитта на ОУ. Здесь (рис. 13.12, а) в качестве порого­вого элемента используется ОУ с ПОС. Связь зависит от сопро­тивлений резисторов. Для простоты расчета основных характери­стик схемы можно принять R1 равным 10 Ом. После того как бу­дут рассчитаны резисторы R2 и R3, можно все номиналы пропор­ционально умножить на коэффициент, который обеспечит подходящие сопротивления резисторов. Резисторы R2 и R3 рассчитываются по формулам

Однако сопротивления резисторов не должны превышать 1/10 вход­ного сопротивления ОУ. Эпюры входного и выходного напряже­ний приведены на рис. 13.12, б.

Рис. 13.13